EvoDRC：让大模型自主修芯片！技能演化框架把版图违规降低73.5%
EvoDRC: A Self-Evolving Agentic Framework for Automated DRC Violation Repair
在先进制程的物理设计流程中，设计规则检查（Design Rule Check, DRC）的收敛一直是耗费工程师大量心血的硬骨头。随着半导体工艺迈入纳米级别，代工厂给出的制造规则变得异常严苛，不仅涉及金属线宽、最小间距、通孔包覆（Enclosure）等基础几何约束，还充斥着跨层交互和复杂的网格对齐要求。
ArXiv URL：https://arxiv.org/abs/2607.20019
尽管现代布线工具（Detailed Router）在算法内部嵌入了规则感知机制，但在面对全芯片极度密集的布线拥塞时，布线器通常采用简化的规则代理模型来保障运行速度。这就导致布线完成后，版图上不可避免地会残留数十到数百个设计规则违规（Design Rule Violations, DRVs）。最终的“收尾”工作只能退回到工程变更命令（Engineering Change Order, ECO）阶段，由经验丰富的版图工程师手动或半手动介入。
手动修复违规是一个极其煎熬的过程。工程师在版图编辑器里挪动一根金属线或微调一个通孔，往往会像推倒多米诺骨牌一样，在相邻网络引发新的短路或间距违规。业界数据显示，复杂的全芯片 DRC 收敛往往需要跨越数周、经历多轮反复的 ECO 迭代。近期发表的研究提出了 EvoDRC 框架，试图打破这一僵局。该方案将大模型（LLM）驱动的智能体系统引入块级（Block-level）DRC 自动化修复，并提出了一套“技能自演化”（Skill-Evolution）机制：利用外部不相关设计冷启动初始经验，并在目标芯片的实际修复中沉淀、筛选与重构版图修复技能。在标准的 DAC26 DRC 基准测试中，EvoDRC 在七个复杂的块级设计上实现了高达 73.5% 的综合违规消除，平均改善率达 83.6%，展示了智能体在深水区 EDA 任务中的惊人潜力。
为什么大模型修不好复杂版图？
将大模型引入芯片物理设计并不是全新构想。此前已有诸多探索将智能体应用于宏单元摆放、时序分析脚本生成或 DRC 检查代码的编写。然而，一旦进入后布线阶段的 DRC 修复，现有智能体方案几乎全部撞墙。
核心症结在于三点：尺度失控、连锁反应与技能匮乏。
此前的探索大多局限在标准单元（Standard Cell）级别，版图面积微小，违规通常只有一两个。但在真实的块级设计中，版图横跨多个金属层，DRV 数量动辄数百个，直接把整张版图的脚本丢给大模型，其超长的几何坐标序列不仅会瞬间击穿上下文窗口，还会导致模型在全局复杂的网表连接面前丧失空间推理能力。
此外，DRC 修复不是简单的“哪里违规删哪里”。任何微观几何形状的推拉、切断或换层，都必须保证底层电路连通性完好无损，且不能“按下葫芦起了瓢”——修复了一个间距违规，却在右侧引出新的线宽或通孔包覆错误。传统大模型缺乏可靠的物理反馈环境，很容易陷入幻觉或生成无效补丁。
最关键的是知识供给方式。大模型本身并不原生理解特定 PDK（工艺设计套件）下极为刁钻的布图窍门。常规的 Prompt 注入往往只能给出冷冰冰的规则条文，例如“M2 最小间距需大于 18 纳米”，却无法指导模型在遇到特定引脚阻挡时是应当弯折绕线、打孔换层还是微调线宽。人类资深工程师之所以修得快，是因为他们在以往项目中积累了深厚的几何操作直觉；当遇到新设计时，能够快速复用成熟招式，并在踩坑中提炼新技巧。这正是 EvoDRC 试图通过系统架构来模拟的核心能力。
EvoDRC 的核心架构与运作闭环
EvoDRC 并未寄希望于单次 Prompt 调优，而是构建了一个具备感知、推演、落地与技能沉淀的闭环工程框架。整个系统分为三个紧密相连的核心阶段：版图自适应分解、智能体协同修复以及知识库驱动的技能演化。
第一阶段：自适应版图分解（Layout Decomposition）
面对成百上千个违规，EvoDRC 没有采取全局轰炸策略，而是先对版图执行几何空间上的“网格降维”。
系统首先解析全芯片的设计数据与 DRC 违规报告，根据违规点的空间聚集情况将其划分到特定的局部修复视窗（Repair Crop）中。为了捕获引起违规的真实几何上下文，算法会以 DRV 为中心向外抓取与其接触或重叠的金属线多边形和通孔，以此计算最小外接矩形形成初级切片。为了防止长电源轨或长时钟线把局部视窗无限拉大，系统将初始切片严格限制在 $k\,\mu\mathrm{m}\times k\,\mu\mathrm{m}$ 的边界内。
随后，系统在三维坐标（X、Y 及所在金属层）上检查这些初始切片，将空间和层叠上重叠的部分融合成二级切片，并进一步把同一标准单元行高内的碎片聚合成最终独立的修复视窗。这种自适应聚类切片策略，既确保了每个视窗拥有足够判断上下文因果的几何实体，又把单次推理的任务规模死死锚定在单个智能体的认知承载能力之内，为后续高并发并行修复铺平了道路。
第二阶段：多工具介入的 Agentic 修复流
针对切分出来的每一个局部修复视窗，EvoDRC 会分发一个专门的修复智能体（Repair Agent）。该智能体基于 Claude 4.6 Sonnet 构建，并在内部采用 ReAct 架构执行多角色思考链：先由规划者构思路线，对抗审查者推敲漏洞，随后由 DRC 工程师角色生成具体脚本，最后由补丁评审者把关。
为了避免智能体盲目试错，系统为其配备了三件关键的沙盒式反馈工具：
-
局部 DRC 分析工具：智能体可以在不影响主版图的前提下，在视窗内快速预览局部操作后的违规增减变化，感知几何微调的实际效果。
-
全网连通性检查工具：严防死守逻辑错误。工具会在临时副本上执行深度优先搜索，验证标准单元引脚与外部网络是否被误切断或短路。任何导致逻辑失效的操作会被即时否决。
-
影响预览工具：向智能体清晰列出操作可能波及的周围线网对象，辅助其推断潜在的涟漪反应。
当多个修复视窗的边界存在共享结构（例如不同智能体同时试图修改位于交界处的同一个通孔）并产生冲突时，EvoDRC 的仲裁层会依次单独测试每种修改提案，以“净 DRV 减少量最多”或“引入新违规最少”为准则择优录用。
第三阶段：经验可追溯性与技能演化循环
这是 EvoDRC 与传统自动化脚本最本质的区别。绝大多数基于大模型的自动化系统，往往在完成单次修改后就丢弃过程数据。EvoDRC 则设计了一个分层组织的知识数据库（Knowledge DB）。
在工程实现上，EvoDRC 做出了一个极其重要的取舍：彻底丢弃智能体在探索过程中的所有中间试探记录，只保留经受住完整检验的最终修改决策与 DRV 差值。因为在多步推理中，中间步骤常常建立在临时畸变几何之上，如果将这些试错细节全部当作经验存库，会导致大量带有噪声的低质策略污染数据库，引发后续迭代的认知偏差。
每次迭代完成后，所有被接受的操作与对应的金属层违规变化记录都会按层归档。随后，系统唤醒两个独立的演化智能体，在金属层维度竞争生成下一轮的技能文件（Skill File）：
-
技能精炼者（Skill Refiner）：采取增量更新逻辑，结合上一轮的旧技能文件和本轮新增的真实战果，微调规则并打上补丁。
-
数据库总结者（DB Summarizer）：采取全局重构逻辑，跳出单轮视阈，直接通读该金属层跨越所有历史迭代的全部记录，从头起草一份全局技能文件。
为了防止大模型在总结经验时“放卫星”，两份候选技能文件必须先通过严格的脚本级机械检查（Mechanical Check）：必须引用真实存在的设计规则、必须附带有效的操作原语、所有结论必须具备历史记录索引。通过死板的程序检验后，再由第三个智能体——技能裁判（Skill Judge）从覆盖度、有效性与简洁度三个维度投票决出胜者。胜出的技能文件将直接注入到下一轮迭代的修复智能体提示词中。
[上轮经验 / 跨芯片迁移经验]
│
▼
┌────────────────────────────────────────────────────────┐
│ 阶段 1: 自适应版图切片分解 │
│ - 按 DRV 空间聚集度裁剪局部窗口 (k × k μm 边界约束) │
│ - 二维/三维空间重叠检测，同高合并，并发分发 │
└──────────────────────────┬─────────────────────────────┘
│
▼
┌────────────────────────────────────────────────────────┐
│ 阶段 2: 闭环工具辅助修复 │
│ - 局部 DRC 探针 ──► 观察几何变化与违规增减 │
│ - 连通性沙盒 ──► 严防逻辑短路与断路 │
│ - 影响面分析 ──► 评估边界涟漪效应 │
│ - 冲突仲裁机制 ──► 跨视窗重叠实体择优落地 │
└──────────────────────────┬─────────────────────────────┘
│
▼
┌────────────────────────────────────────────────────────┐
│ 阶段 3: 知识可追溯演化 │
│ - 清洗中间噪声，仅归档落地操作与 DRV 变动真值 │
│ - 增量精炼者 (Skill Refiner) vs 全局重构者 (DB Sum) │
│ - 规则引用机械检查 ──► 技能裁判综合裁决 │
└──────────────────────────┬─────────────────────────────┘
│
▼
[输出更高质量的下一轮技能文件]
实验评测：冷启动跨设计迁移与硬核消融
为了检验 EvoDRC 的实战能力，研究团队基于开源的高级研究工艺 ASAP7 PDK，在 DAC26-DRC-Benchmark 提供的七个具有代表性的块级电路上进行了完整测试。这些电路的初始违规数量从 68 个一路飙升至 765 个，包含了金属线宽、极小间距、包覆不足以及复杂的网格对齐等全套真实工业级痛点。
最值得关注的是测试中的初始经验冷启动设定：系统所使用的初始技能库，并非来自同构电路，而是研究人员在一款完全不相关的外部开源微小模块——超前进位加法器（CLA）上运行 DRC 后，通过人工修复并由系统总结提炼出的微型经验（仅包含 25 个情景与 24 条操作建议）。CLA 的尺寸和违规数量远小于测试基准块。这种“以小见大、异构迁移”的冷启动，直接测试了系统底层框架的泛化适应力。
实验结果展现了系统强大的版图清理能力。在全部 7 个块级设计中，EvoDRC 达成了 73.5% 的整体违规总数压制，所有模块的单体改善率均超过 55.3%，平均改善率达 83.6%。尤其在规模中等的 Block3 和 Block5 上，系统分别在第 4 轮迭代内达成了完全清零（DRC-clean）的完美收敛。
面对违规数高达 765 个、规则冲突极度恶劣的超级难例 Block7，系统在一轮又一轮的演化中剥离了 490 个违规，展现出极强的韧性。
为了明确各个模块的设计贡献，研究人员安排了三组极具针对性的消融实验：
| 测试配置 | 核心差异变量 | 最终表现与核心结论 |
|---|---|---|
| EvoDRC (完整版) | 版图切片 + 跨设计冷启动 + 闭环演化 | 整体改善率 83.6%；Block3 与 Block5 完全归零，Block7 消除 490 个违规。 |
| Ablation 1 | 剥离 CLA 迁移技能，智能体纯“白纸”冷启动 | 整体改善率暴跌至 51.0%。在 Block2 上不仅没修好，违规数反而比第 1 轮更多，印证初始通用经验对越过早期局部死锁至关重要。 |
| Ablation 2 | 冻结初始技能，关闭迭代过程中的演化更新 | 整体改善率降至 77.9%。后期迭代乏力，Block5 始终残留 2 个顽固违规，Block7 残留违规比完整版多出 83 个。 |
| Ablation 3 | 关闭版图自适应分解，单 Agent 直面全图 | 整体改善率为 73.0%，但大模块全面崩盘。Block7 上仅消除了 81 个违规（完整版为 490），证明全局视野会直接瘫痪大模型的修复覆盖面。 |
消融实验给出了极其清晰的技术启示：自适应切片机制决定了自动修复能够触达的物理边界与规模上限，而跨芯片经验迁移与动态技能演化，则决定了每一次落笔修改的深度与精确度。
技能演化内部发生了什么？
深入追踪 EvoDRC 在多轮迭代中的决策轨迹，可以清晰观察到智能体认知模式的动态重塑。
在演化机制的内部博弈中，第 1 轮结束后，负责从零聚合全局记录的“数据库总结者”（DB Summarizer）几乎以压倒性优势击败“增量精炼者”。这一现象与人类工程师的心理极其相似：在刚刚介入一款全新的芯片架构时，首轮实操获取了第一批具有本土特征的数据反馈，此时迫切需要全面推翻通用的初始假定，重新编写一份立足于当前设计特性的操作手记。
但从第 3 轮开始，战局发生了反转。随着设计专属的大体框架已经定型，增量式的“技能精炼者”开始接管主导权，将工作重心转向微观规则的打磨和微小场景的查漏补缺。
同时，技能文件内部的知识结构也在剧烈分化。在面对规则极其繁杂的 Block7 时，技能库中的具体情景描述从初始的 25 条迅猛扩展到 108 条，伴随而来的是大量新增的“防御性警示”（Warnings）；而在容易收敛的 Block3 上，情景条目平稳过渡，修复建议迅速扩充，警告信息保持在极低水位。这种数据层面的自我修剪和侧重演变，直接证实了大模型不仅在被动消耗提示词，更在利用环境反馈对自身的解题工具箱进行自适应进化。
有时在迭代中间轮次，某些复杂模块的局部违规数甚至会出现轻微反弹。在传统的贪心启发式算法中，这通常意味着搜索失败甚至陷入死循环；但 EvoDRC 将所有引起反弹的操作与其产生的附带几何扰动完整记录在案，使得演化后的智能体在下一轮能够精准识别出这类操作的连锁负面影响，反向倒逼出更加协同的多线协同修补动作，在后续迭代中快速实现深层次收敛。
总结与展望
EvoDRC 的提出，不仅为长期依赖繁重人力的后端物理设计 ECO 流程提供了一条极具操作性的全自动替代路径，更在方法论层面对大模型落地物理实体世界提供了深刻启发。
它向我们展示：大模型攻坚复杂工程难题，往往不在于单次推理的基模型有多大，而在于如何通过物理感知沙盒、可回溯的数据管线以及自我扬弃的演化博弈，让模型在不断受挫中沉淀出高度专业化的领域本能。从写出合规的代码，到在微观版图上安全挪动真实的芯片导线，智能体正在一步步迈入半导体设计的核心腹地。